技術(shù)編號(hào)：6655118
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種先入先出存儲(chǔ)設(shè)備。 背景技術(shù) 當(dāng)前的集成電路包含大量小的芯片內(nèi)緩沖器。大量的這些緩沖器用來(lái)去耦知識(shí)產(chǎn)權(quán)(IP)塊，諸如處理核心、通用處理器(例如ARMTM或MIPSTM)、數(shù)字信號(hào)處理器(DSP)、特定用途處理器(ASP)或其它硬件核心。這種去耦緩沖器典型地具有先入先出(FIFO)操作，在某些系統(tǒng)中可能有多于200個(gè)FIFO緩沖器。為此，使用了專用硬件FIFO，其能夠顯著地減小面積并增加這些緩沖器的速度。有兩種已知類(lèi)型的硬件FIFO動(dòng)態(tài)和靜態(tài)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。