技術(shù)編號：6651222
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及實(shí)時處理器調(diào)試系統(tǒng)；更具體地說，涉及在實(shí)時操作期間對核心處理器之虛擬總線的地址和數(shù)據(jù)信號進(jìn)行選擇采樣，以便降低功耗，以及將由于總線加載而引起的性能影響降到最低程度的調(diào)試系統(tǒng)。一些包含核心處理器、片上存儲器以及外部存儲器接口模塊的嵌入系統(tǒng)是很普遍的。現(xiàn)有的生成系統(tǒng)還在集成高速緩沖存儲器。系統(tǒng)級的代碼開發(fā)人員必須為嵌入系統(tǒng)編寫軟件或應(yīng)用程序代碼，以實(shí)現(xiàn)該系統(tǒng)需要的特定功能。由于各種各樣的原因，包括添加或修改功能性，刪除不需要的功能部件，或刪除“程序錯...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。