技術(shù)編號(hào)：6639221
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明公開，屬于計(jì)算機(jī)構(gòu)造驗(yàn)證領(lǐng)域，對(duì)已有的Verilog BFM改造；將改造后的Verilog BFM集成到UVM驗(yàn)證環(huán)境中；本發(fā)明不用對(duì)之前的總線模型做太多修改，就使其能在新的UVM環(huán)境中得到使用，有效利用了現(xiàn)有資源，修改最少的代碼，節(jié)省最多的時(shí)間，極大縮短驗(yàn)證周期，避免驗(yàn)證平臺(tái)本身產(chǎn)生的錯(cuò)誤影響驗(yàn)證進(jìn)度。專利說(shuō)明一種利用已有Ver i I og BFM構(gòu)造 UVM驗(yàn)證組件的方法 [0001] 本發(fā)明公開一種構(gòu)造 UVM驗(yàn)證組件的方法，屬于計(jì)算機(jī)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。