技術編號：6601734
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及微處理器中的精確斷點的實現(xiàn)方法，尤其是能夠保持非單位假定延遲NUAL(Non-Unit Assumed Latencies)執(zhí)行語義下精確的延時一致性的斷點實 現(xiàn)方法。背景技術斷點對于微處理器上的程序調(diào)試有著特別重要的意義。用戶在程序調(diào)試過程中， 經(jīng)常需要進入斷點，觀察處理器或修改當前處理器的狀態(tài)。斷點并不僅僅是簡單的停止 處理器中流水線的運行，還需要確保進入斷點和重新運行后的程序執(zhí)行與順序體系結(jié)構(gòu) (Sequential Architectur...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。