技術(shù)編號(hào)：6597487
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于計(jì)算機(jī)體系結(jié)構(gòu)中處理器，特別涉及處理器中訪存操作管理裝置及其方法。 背景技術(shù)在現(xiàn)代處理器體系結(jié)構(gòu)設(shè)計(jì)中，訪存部分的設(shè)計(jì)實(shí)現(xiàn)成為至關(guān)重要的一方面。之 前的設(shè)計(jì)人員在這一方面提出了許多優(yōu)化技術(shù)，諸如Cache、非阻塞訪問、預(yù)取、訪存指令相 關(guān)預(yù)測(cè)等。這些技術(shù)實(shí)現(xiàn)過程中需要在訪存部件內(nèi)部緩存多條操作，以便展開有效調(diào)度，充 分利用優(yōu)化技術(shù)進(jìn)行處理。 現(xiàn)有的高性能處理器通常采用完全動(dòng)態(tài)的訪存操作管理方式，訪存操作在進(jìn)入訪 存部件后即進(jìn)入一個(gè)統(tǒng)一的動(dòng)態(tài)隊(duì)列中...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。