技術編號：6597464
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種利用軟件方法對硬件進行糾錯同時具有BIST(Built-In Self Test,內(nèi)建自測試)測試功能的系統(tǒng)模型，適用于嵌入式的高可靠性系統(tǒng)的設計。背景技術目前，隨著數(shù)字系統(tǒng)規(guī)模的增大和對系統(tǒng)靈活性的要求，軟硬件協(xié)同設計成為一 種很重要的設計方法。在高可靠性數(shù)字系統(tǒng)設計領域，基于多個硬件冗余模塊的設計最為 常用，但這種方法對系統(tǒng)的硬件資源的開銷很大，從而引入很大的面積和功耗的開銷。發(fā)明內(nèi)容 為了降低容錯系統(tǒng)對硬件資源的開銷，本發(fā)明提供了一種軟...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。