技術(shù)編號：6582974
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明是關(guān)于一種芯片設(shè)計中的線網(wǎng)分配方法與裝置，尤其是關(guān)于一種芯片設(shè)計 中避免飛線交叉的線網(wǎng)分配方法與裝置。背景技術(shù)在現(xiàn)代的集成電路設(shè)計中，一個集成電路中的一個或更多的部分被硬件描述語言 (HDL)(比如，Verilog或VHDL)來設(shè)計或描述。做為把HDL從代碼文件翻譯到集成電路的 結(jié)構(gòu)布局的一部分，一個編譯器通常會被使用來執(zhí)行這樣的功能。通常，一個集成電路編譯 器的一個方面是執(zhí)行從一個半導(dǎo)體裝置到另一個半導(dǎo)體裝置的信號網(wǎng)絡(luò)的分配和繞線，在 這里這兩個半...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。