技術(shù)編號(hào)：6581055
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及嵌入式系統(tǒng)的現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable GateArray， 簡(jiǎn)稱FPGA)，尤其涉及一種嵌入式系統(tǒng)FPGA邏輯自加載方法和系統(tǒng)。背景技術(shù)在單板軟件研發(fā)過(guò)程中，F(xiàn)PGA已經(jīng)變成單板硬件上必不可少的核心器件。目前 FPGA種類繁多，加載方法更是有很多種。如串行加載、并行加載、JATG(Joint Test Action Gro卯，中文名稱為聯(lián)合測(cè)試行為組織)方式加載，JATG是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議(IEEE 1149. ...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。