技術(shù)編號：6563282
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。 本發(fā)明涉及數(shù)據(jù)通信領(lǐng)域，特別涉及一種加載FPGA目標(biāo)程序的方法及系統(tǒng)。 背景技術(shù) 現(xiàn)在的業(yè)務(wù)處理單板越來越多的采用FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)芯片來實現(xiàn)業(yè)務(wù)處理功能，而邏輯規(guī)模也越來越大，在單板啟動時對FPGA邏輯的加載時間要求也越來越快。現(xiàn)有的幾種加載方式，由于要增加CPU或者加載時間太長，都不能很好地滿足設(shè)計需求。 CPU加載是現(xiàn)在單板多采用的一種加載方式，這種方式是將FPGA的目標(biāo)程序...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。