技術編號：6558943
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明一般地涉及數(shù)據(jù)處理，具體地說，涉及高速緩存一致數(shù)據(jù)處理系統(tǒng)中的數(shù)據(jù)處理。背景技術 傳統(tǒng)的對稱多處理器(SMP)計算機系統(tǒng)(如服務器計算機系統(tǒng))包括多個全部連接到系統(tǒng)互連的處理單元，所述系統(tǒng)互連通常包括一個或多個地址、數(shù)據(jù)和控制總線。連接到所述系統(tǒng)互連的是系統(tǒng)存儲器，其代表所述多處理器計算機系統(tǒng)中的易失性存儲器的最低級別并且通?？捎伤刑幚韱卧M行讀和寫訪問。為了減少對駐留在系統(tǒng)存儲器中的指令和數(shù)據(jù)的訪問等待時間，每個處理單元通常都由各自的多級別高速緩...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。