技術(shù)編號(hào)：6557435
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。背景技術(shù) 在多核處理器或處理系統(tǒng)中，每個(gè)核都對(duì)應(yīng)于僅由自身能存取的一個(gè)高速緩存器。此外，為擴(kuò)展高速緩存器的容量可以提供能被所有核存取的共享高速緩存器。高速緩存器存取時(shí)間可能受到從邏輯電路，如一個(gè)核到或從該核的互連的電容而導(dǎo)致的傳播延遲的影響?？傮w上，高速緩存器存取時(shí)間會(huì)按照諸如高速緩存器和存取邏輯(logic)間的距離、互連寬度等物理屬性成比例增長。因此，一些現(xiàn)有技術(shù)處理器將一個(gè)共享高速緩存器組織成多個(gè)大塊，并且安排所述大塊使得頻繁存取的數(shù)據(jù)項(xiàng)靠近使用它們...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。