技術(shù)編號：6552825
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明屬于計算機體系結(jié)構(gòu)領(lǐng)域，具體涉及多核下基于Cache劃分的自適應(yīng)路預(yù)測算法。背景技術(shù)半導(dǎo)體工藝的迅速發(fā)展使微處理器的集成度越來越高，同時處理器表面溫度也變得越來越高并呈指數(shù)增長，每三年處理器的功耗密度就能翻一番。目前，低功耗和熱優(yōu)化設(shè)計已經(jīng)成為微處理器研究中的核心問題。多核處理器的多核心結(jié)構(gòu)決定了其相關(guān)的功耗研究是一個至關(guān)重要的課題。目前，針對處理器體系結(jié)構(gòu)級的功耗節(jié)省主要針對Cache，通過降低Cache的動態(tài)和靜態(tài)能耗來達到降低系統(tǒng)功耗的目的。在...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。