技術(shù)編號(hào)：6551344
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明的各實(shí)施方式總體上。具體地，涉及一種利用用戶邏輯設(shè)計(jì)配置集成電路器件的方法分析用戶邏輯設(shè)計(jì)以標(biāo)識(shí)用戶邏輯設(shè)計(jì)內(nèi)的并行路徑的定時(shí)要求；確定沿著該路徑的延時(shí)要求；基于存儲(chǔ)元件的用于并入到該路徑中的可用性來(lái)路由用戶邏輯設(shè)計(jì)，以滿足延時(shí)要求；以及在通過(guò)并入至少一些存儲(chǔ)元件的路由之后，重定時(shí)用戶邏輯設(shè)計(jì)。專利說(shuō)明 [0001] 本發(fā)明涉及用于例如包括現(xiàn)場(chǎng)可編程門陣列（FPGA)或者其它類型的可編程邏輯 器件（PLD)的集成電路器件的設(shè)計(jì)或配置方法，并且涉...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。