技術(shù)編號(hào)：6550602
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了一種，是基于準(zhǔn)延時(shí)不敏感邏輯，采用四相握手協(xié)議和1-of-4編碼方式，結(jié)合路由計(jì)算單元的可容錯(cuò)性硬件設(shè)計(jì)，即根據(jù)當(dāng)前節(jié)點(diǎn)和目的節(jié)點(diǎn)的相對(duì)位置關(guān)系，以選擇最少跳數(shù)的路徑為目標(biāo)，繞過故障區(qū)域路由數(shù)據(jù)包。本發(fā)明方案減小了面積和功耗開銷，降低了平均延時(shí)，提高了網(wǎng)絡(luò)整體性能，且具有良好的可擴(kuò)展性和容錯(cuò)能力，適合大規(guī)模全局異步局部同步系統(tǒng)。專利說明 [0001] 本發(fā)明涉及集成電路芯片的應(yīng)用，尤其涉及一種異步可容錯(cuò)片上網(wǎng)絡(luò)路 由器設(shè)計(jì)方法。 背景技...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。