技術編號：6540622
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。在本發(fā)明的一實施例中，一處理器包括內(nèi)容存儲邏輯以將數(shù)字內(nèi)容解析成各部分并致使每個部分被存儲到存儲器的相應頁中。該處理器還包括保護邏輯以接收具有存儲器內(nèi)的目的地地址的寫指令，并且如果目的地地址與存儲數(shù)字內(nèi)容的一部分的存儲器位置相關聯(lián)，則擦除與該存儲器位置相關聯(lián)的頁。如果目的地地址與未存儲區(qū)數(shù)字內(nèi)容中的任何部分的另一存儲器位置相關聯(lián)，則保護邏輯許可寫指令的執(zhí)行。描述并要求保護其他實施例。專利說明 [0001] 本發(fā)明的為數(shù)字內(nèi)容的保護。 背景技術 [...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。