技術(shù)編號(hào)：6524096
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明公開(kāi)了高速數(shù)據(jù)采集模塊，包括FPGA，所述FPGA連接有ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊，所述ADC數(shù)據(jù)采集模塊和時(shí)鐘分配模塊相連，F(xiàn)PGA還連接有EPROM、CPCI總線(xiàn)和CPCIe總線(xiàn)。本發(fā)明設(shè)置ADC數(shù)據(jù)采集模塊對(duì)數(shù)據(jù)進(jìn)行采樣，再傳送到FPGA實(shí)現(xiàn)對(duì)數(shù)據(jù)的進(jìn)一步識(shí)別和分選，再通過(guò)FPGA將數(shù)據(jù)傳輸?shù)紺PCI和CPCIe總線(xiàn)，能夠提高信號(hào)處理能力，減少了數(shù)據(jù)上傳時(shí)間、提高了信號(hào)處理能力、方便快捷。專(zhuān)利說(shuō)明高速數(shù)據(jù)采集模塊[0001]本發(fā)明涉及一種...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。