技術編號：6519648
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明提供了一種CPU+GPU協(xié)同計算并行框架，涉及多線程并行計算技術及基于互斥鎖實現(xiàn)線程間通信的技術，其包括在單節(jié)點內(nèi)，主線程處理輸入?yún)?shù)并完成相應初始化操作，然后創(chuàng)建1+N個計算控制線程，分別控制節(jié)點內(nèi)CPU設備和N個GPU設備，CPU控制線程再根據(jù)節(jié)點內(nèi)計算核數(shù)創(chuàng)建若干并行計算線程。啟用的GPU計算設備數(shù)和CPU計算線程數(shù)目可根據(jù)用戶需要手動配置。本發(fā)明中，并行框架兼容純CPU架構平臺和CPU+GPU混合架構平臺，并行框架內(nèi)的各CPU/GPU設備控制...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。