技術(shù)編號(hào)：6509172
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明提出一種FPGA映射后網(wǎng)表的時(shí)序估算方法，包括針對源塊單元與匯塊單元之間的單段連線，根據(jù)所述源塊單元和匯塊單元的類型，確定所述單段連線的類型；根據(jù)所述單段連線的類型，查找時(shí)序模型庫文件中所述單段連線落入的全局延時(shí)范圍及全局擁擠度范圍；計(jì)算所述單段連線的局部擁擠度，根據(jù)所述局部擁擠度，確定所述單段連線所屬的局部擁擠度范圍和局部延時(shí)范圍；根據(jù)所述單段連線所屬的局部擁擠度范圍和局部延時(shí)范圍，計(jì)算所述單段連線的延時(shí)值。由此可估算出FPGA布局布線前的最高工作...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。