技術(shù)編號：6474804
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。背景本發(fā)明涉及在一個芯片集與多列存儲器模塊之間的接口中提供數(shù)據(jù)緩沖器。計算機(jī)系統(tǒng)經(jīng)常包含使用存儲接口而被耦合到存儲器模塊的一個或多個集成電路(IC)芯片(芯片集)。存儲接口在IC芯片集(例如，CPU)與存儲器模塊之間提供通信。存儲接口可以包含地址總線線路、命令信號線路和數(shù)據(jù)總線線路。對更高的計算機(jī)性能和容量的要求日益增長，因此，人們要求存儲器更大、更快。但是，隨著被連接到芯片集的存儲器模塊的操作速度和數(shù)量的增加，提高的電容性負(fù)載可能會對存儲器的數(shù)量和速度造...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。