技術(shù)編號(hào)：6469941
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明有關(guān)于集成電路設(shè)計(jì)，尤其是有關(guān)于系統(tǒng)芯片中元件布局的方法。背景技術(shù)在一顆系統(tǒng)芯片(soc)中，通常會(huì)包含數(shù)以萬計(jì)的基本元件，例如邏輯操作數(shù)件集柵(AND gate)、或門(ORgate)、緩存器等。因此在設(shè)計(jì)系統(tǒng)芯片(SOC)時(shí)，會(huì)使用電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation; EDA)軟件進(jìn)行自動(dòng)規(guī)劃。首先迸行芯片內(nèi)的基層規(guī)劃(FLOORPLAN),將模擬模塊112或存儲(chǔ)器模塊114規(guī)劃在某些特定的位置，再將所有元件...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。