技術(shù)編號(hào)：6466824
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)與DSP (數(shù)字信號(hào)處理器)之間通信時(shí)因時(shí) 鐘不同步而需要的數(shù)據(jù)緩存方法，具體地說(shuō)涉及一種基于FPGA的異步雙FIFO (先入先出存 儲(chǔ)器)的數(shù)據(jù)緩存的實(shí)現(xiàn)方法。技術(shù)背景在現(xiàn)代集成電路設(shè)計(jì)中，由于設(shè)計(jì)規(guī)模的不斷擴(kuò)大， 一個(gè)系統(tǒng)往往含有多個(gè)時(shí)鐘芯片， 因此不同時(shí)鐘域芯片間的數(shù)據(jù)傳遞便成為集成電路芯片設(shè)計(jì)中的一個(gè)重點(diǎn)問(wèn)題， 一般需要通 過(guò)采用滿(mǎn)足要求的異步FIFO緩存數(shù)據(jù)來(lái)解決此問(wèn)題，實(shí)現(xiàn)快速高效實(shí)時(shí)的數(shù)據(jù)傳輸，滿(mǎn)足...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。