技術(shù)編號(hào)：6464607
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于數(shù)字信號(hào)處理系統(tǒng)領(lǐng)域，特別涉及一種利用硬件描述語言編寫 的模塊進(jìn)行集成的方法及裝置。背景技術(shù)硬件描述語言以程序代碼的形式來描述數(shù)字系統(tǒng)硬件結(jié)構(gòu)，例如VerilogHDL和VHDL就是兩種硬件描述語言，用于數(shù)字系統(tǒng)設(shè)計(jì)。Verilog HDL 描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型，也稱為模塊。Verilog HDL 是一種結(jié)構(gòu)描述的語言，描述元器件或較大部件互連的模塊都可以用Verilog 語言來建立電路^^莫型。硬件描述語言在工業(yè)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。