技術(shù)編號：6462978
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路設(shè)計領(lǐng)域、FPGA (現(xiàn)場可編程門陣列)設(shè)計領(lǐng)域以 及通訊領(lǐng)域，尤其涉及一種基于多級查表的壓縮伽羅華域的執(zhí)行方法及系統(tǒng)。背景技術(shù)通訊系統(tǒng)中進(jìn)行RS (里德-所羅門)編碼和高級加密都廣泛采用了伽羅 華域中的具有系數(shù)的多項式乘法。傳統(tǒng)方法釆用采用先乘后取4莫的方式或者 單級乘取模的方式實現(xiàn)，傳統(tǒng)方法占用周期較多且實現(xiàn)較復(fù)雜，為了避免傳 統(tǒng)方法的這種缺點，專利CN200580045323.1提出一種利用查找表代替求沖莫的 方法，可以大幅減少運(yùn)算...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。