技術(shù)編號(hào)：6455326
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明大體來(lái)說(shuō)涉及處理器的領(lǐng)域，且具體來(lái)說(shuō)，本發(fā)明涉及一種通過(guò)積極主動(dòng)地 管理分支目標(biāo)地址高速緩沖存儲(chǔ)器的內(nèi)容而改進(jìn)分支預(yù)測(cè)的方法。背景技術(shù)微處理器在多種應(yīng)用中執(zhí)行計(jì)算任務(wù)。改進(jìn)的處理器性能幾乎始終為所要的，以允 許經(jīng)由軟件改變的較快操作和/或增加的功能性。在許多嵌入應(yīng)用(例如，便攜式電子裝 置)中，省電也為處理器設(shè)計(jì)和實(shí)施方案中的目標(biāo)。許多現(xiàn)代處理器采用管線式架構(gòu)，其中連續(xù)指令(每一者具有多個(gè)執(zhí)行步驟)在執(zhí) 行中重疊。對(duì)于改進(jìn)的性能來(lái)說(shuō)，所述指令應(yīng)經(jīng)由管...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。