技術(shù)編號：6428892
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明是一種用于集成電路版圖驗證工具中矩形包含規(guī)則的驗證方法，所屬的是集成電路計算機(jī)輔助設(shè)計領(lǐng)域，尤其是涉及集成電路版圖的設(shè)計規(guī)則檢查(DRC)和版圖與原理圖的一致性檢查(LVS)領(lǐng)域。背景技術(shù)在過去的30年里，集成電路技術(shù)得到了巨大的發(fā)展。芯片的特征尺寸越來越小，單個芯片的集成度也越來越高。隨著芯片規(guī)模的擴(kuò)大，在集成電路設(shè)計的各個階段所需驗證的設(shè)計規(guī)則也在不斷增多。其中集成電路版圖的設(shè)計規(guī)則檢查(DRC)以及集成電路版圖與原理圖的一致性檢查(LVS)變得...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。