技術(shù)編號：6426672
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明一般涉及一種用于設(shè)計高完整性邏輯電路的方法。本發(fā)明具體地針對安全相關(guān)控制系統(tǒng)，這些安全相關(guān)控制系統(tǒng)包括核電站反應(yīng)堆保護系統(tǒng)，在這里完整性和可靠性是最重要的。本發(fā)明特別針對在諸如PAL、CPLD、FPGA、ASIC、或門陣列(Gate Array)之類的邏輯裝置中、或在多個邏輯裝置的組合中實施這些方法。該邏輯裝置通常被安裝在印刷電路板上。背景技術(shù)其它人已經(jīng)試圖改進計算機化系統(tǒng)中的任務(wù)關(guān)鍵邏輯部件的可靠性。例如，美國專利7，290, 169描述了一種核心...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。