技術(shù)編號(hào)：6424766
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及微處理器體系結(jié)構(gòu)設(shè)計(jì)領(lǐng)域，更具體的說(shuō)，是涉及一種改進(jìn)TLS(Thread Level Speculation,推測(cè)多線程)性能的方法及裝置。背景技術(shù)隨著半導(dǎo)體工藝的發(fā)展，單個(gè)處理器芯片上也可放置多個(gè)計(jì)算核心，其采用的主要為如圖I所示的片上CMP(Chip Multiprocessor,多核處理器)的設(shè)計(jì),使多個(gè)線程可以并行運(yùn)行，從而繼續(xù)提高處理器性能。在基于CMP進(jìn)行并行編程的過(guò)程中，一方面，程序員需要開發(fā)并行程序，為CMP提供多個(gè)可以同時(shí)運(yùn)行的...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。