技術(shù)編號：6408222
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及用于例如數(shù)值計算、圖像處理、圖形處理等的計算機系統(tǒng)中的中央處理器，特別是，涉及適于例如象圖像壓縮編碼和解碼(CODEC)那樣的視頻信號處理的數(shù)字信號處理器(DSP)等自適應視頻信號運算處理裝置。背景技術(shù) 近年來，以CCITT H.261建議和MPEG等的圖像壓縮編碼/擴張解碼標準為基礎，提出了多種用于圖像壓縮編碼和解碼中的數(shù)字信號處理器(DSP)的方案。本發(fā)明在這些DSP中涉及這樣的DSP，即，正如山內(nèi)(Yamauchi)等人在文獻“高度并行單片...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學習研究技術(shù)思路。