技術(shù)編號：6398848
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及網(wǎng)絡(luò)裝置領(lǐng)域，更進(jìn)一步涉及。本發(fā)明可以使多核網(wǎng)絡(luò)處理器在結(jié)構(gòu)相對簡單的同時提供較高的帶寬，具有良好的并行性、可擴展性以及公平性。背景技術(shù)主流網(wǎng)絡(luò)處理器一般包括若干個多線程包處理器(PPE)，一個協(xié)處理器，動態(tài)隨機存取存儲器(DRAM)和靜態(tài)隨機存取存儲器(SRAM)控制單元，加解密單元，網(wǎng)絡(luò)數(shù)據(jù)流接口單元等。協(xié)處理器在系統(tǒng)啟動時對網(wǎng)絡(luò)處理器各單元進(jìn)行配置，多個包處理器在網(wǎng)絡(luò)處理器內(nèi)部并行運行，通過預(yù)先編制好的微碼來控制處理流程。存儲單元(如DRA...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。