技術(shù)編號:6390889
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本實(shí)用新型涉及一種在數(shù)據(jù)通信業(yè)務(wù)的ASIC(ApplicationSpecific Integrated Circuit特定用途集成電路)或FPGA(FieldProgramable Gate Array現(xiàn)場可編程門陣列)設(shè)計(jì)中使用先進(jìn)先出(FIFO,F(xiàn)irst In First Out)機(jī)制的存儲體實(shí)現(xiàn)多通道數(shù)據(jù)緩沖的裝置。背景技術(shù)目前,在數(shù)據(jù)通信業(yè)務(wù)的ASIC或FPGA設(shè)計(jì)中,經(jīng)常需要處理多個通道數(shù)據(jù)的緩沖,通常的實(shí)現(xiàn)方法都是用疊加的方式,即對每個通道...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
請注意,此類技術(shù)沒有源代碼,用于學(xué)習(xí)研究技術(shù)思路。