技術(shù)編號：6382060
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及微處理器領(lǐng)域，特別是涉及微處理器中的數(shù)據(jù)預(yù)取。背景技術(shù)微處理器中數(shù)據(jù)預(yù)取的概念為眾所皆知。為了避免高速緩存發(fā)生錯(cuò)誤(miss)時(shí)存取系統(tǒng)存儲器需要相當(dāng)長的延遲時(shí)間(latency)，微處理器會感測最近一筆存儲器要求的地址，試著預(yù)測未來所需要的數(shù)據(jù)，并將所預(yù)測的數(shù)據(jù)預(yù)取至微處理器的高速緩存存儲器中。若存儲器存取的序列單純(以下稱簡易序列模式)，則未來所需的數(shù)據(jù)可輕易地加以預(yù)測。然而，程序(program)卻以比簡易序列模式更復(fù)雜的模式進(jìn)行數(shù)據(jù)存取。...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。