技術(shù)編號：6379838
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及計算機領(lǐng)域，尤其涉及一種失效地址處理方法及裝置。背景技術(shù)計算機系統(tǒng)一般由處理器、內(nèi)存、輸入設(shè)備、輸出設(shè)備和總線五個部分組成，其中內(nèi)存用來保存處理器運行所需的指令和數(shù)據(jù)。內(nèi)存一般是用半導(dǎo)體工藝的動態(tài)隨機存儲器(Dynamic Random Access Memory, DRAM)實現(xiàn)的，為了便于更換常常將內(nèi)存做成包含多個DRAM芯片的內(nèi)存條形式。為了能夠使內(nèi)存條的可靠性提高，內(nèi)存條上往往還增加了 I或2個錯誤檢測和糾正(Error Checking...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。