技術(shù)編號(hào)：6379770
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種FPGA軟件IP核生成系統(tǒng)。背景技術(shù)在以FPGA為處理器的工程項(xiàng)目開發(fā)過程中，經(jīng)常遇到因FPGA邏輯的不斷修改完善致使邏輯文件版本增多的現(xiàn)象，從而極易導(dǎo)致在邏輯開發(fā)過程中不同版本邏輯文件出現(xiàn)混淆的狀況，每一個(gè)具有一定功能的FPGA軟件邏輯模塊可以作為一個(gè)FPGA軟件IP核，多個(gè)FPGA軟件IP核構(gòu)成了一個(gè)軟件IP庫。通過將FPGA軟件邏輯模塊按照功能進(jìn)行分類，并形成一個(gè)軟件IP庫,通過IP庫對(duì)FPGA軟件版本進(jìn)行統(tǒng)一的管理，可以避免軟件版本增...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。