技術(shù)編號：6378191
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種基于FPGA最大空閑塊的任務(wù)布局方法，更具體地說，當(dāng)新任務(wù)到達(dá)FPGA時，通過最大空閑矩陣塊MER的重疊度、共享度以及BFEF算法等方法，來選出新到 任務(wù)的最佳布局位置。背景技術(shù)FPGA由可重構(gòu)資源構(gòu)成，具有動態(tài)局部可重構(gòu)的特性。FPGA及在FPGA上執(zhí)行的任務(wù)可以被抽象成具有一定長度和寬度的矩陣，矩陣中的每個元素即代表一個可重構(gòu)單元。任務(wù)在FPGA內(nèi)執(zhí)行過程分為三步首先，任務(wù)到達(dá)FPGA，尋找一塊合適的空閑塊來存放任務(wù)；其次，CPU調(diào)度該任...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。