技術(shù)編號(hào)：6376265
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明總體上涉及存儲(chǔ)器接口，并且，更具體地，涉及存儲(chǔ)器控制器和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)接口。背景技術(shù)目前的標(biāo)準(zhǔn)存儲(chǔ)器接口通常實(shí)現(xiàn)并行命令和地址總線。例如，用于DDR3 SDRAM的JEDEC規(guī)范定義了 16個(gè)地址引腳(AO-A15 )，3個(gè)庫(kù)(bank)地址引腳(BA0-BA2 )，和5個(gè)命令引腳(CS#，CKE#, RAS#, CAS#, WE#)，共計(jì) 24 個(gè)引腳。用于 GDDR5 SGRAM 的 JEDEC 規(guī)范定義了 14個(gè)地址引腳(A0-...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。