技術(shù)編號(hào)：6358998
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及計(jì)算機(jī)，更具體的說，涉及一種數(shù)據(jù)包的并發(fā)處理方法及設(shè)備。背景技術(shù)目前，在ASIC(Application Specific Integrated Circuit，特殊應(yīng)用集成電路) 或者FPGA(Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)的設(shè)計(jì)中，經(jīng)常需要處理各種各樣協(xié)議規(guī)定的數(shù)據(jù)包，這些數(shù)據(jù)包通常具有兩個(gè)共性一是數(shù)據(jù)包長(zhǎng)度不同；二是不同數(shù)據(jù)包可以不按照一定順序來處理。在硬件設(shè)計(jì)中，能否對(duì)這些協(xié)議數(shù)據(jù)包進(jìn)行快速...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。