技術編號：6354130
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及微處理器，尤其涉及片上多核處理器(Chip Multiprocessor, CMP)系 統(tǒng)的高速緩存(Cache) —致性協(xié)議的實現(xiàn)方法。背景技術由于共享存儲CMP系統(tǒng)中，可能出現(xiàn)同一數(shù)據(jù)的多個版本同時存在于內(nèi)存和多個 處理器的Cache中的情況，如果此時有多個處理器對該數(shù)據(jù)進行寫操作，則可能出現(xiàn)數(shù)據(jù) 不一致的情況，導致程序執(zhí)行發(fā)生錯誤。Cache —致性協(xié)議是一種用于保證多處理器系統(tǒng)各 處理器Cache中數(shù)據(jù)一致性的機制，是影響系統(tǒng)的正確性、性...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。