技術(shù)編號(hào)：6352590
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種。背景技術(shù)現(xiàn)有芯片設(shè)計(jì)中，芯片版圖設(shè)計(jì)結(jié)束后必須進(jìn)行版圖和原理圖一致性比較 (Layout versus Schematic，LVS)，以確保版圖和電路原理圖的一致性。如圖1所示，為現(xiàn)有LVS的流程圖，現(xiàn)有LVS的步驟包括從版圖數(shù)據(jù)庫(kù)(Layout Database)中提取版圖網(wǎng)表 (Layout Netlist)的步驟、和在LVS設(shè)計(jì)規(guī)則運(yùn)行集(Runset)環(huán)境下進(jìn)行對(duì)所述版圖網(wǎng)表和電路原理圖網(wǎng)表(Sch...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類(lèi)技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。