技術編號：6341300
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路設計領域，尤其是一種集成電路下層硬件映射方法、數(shù)據(jù)控 制流生成方法及裝置。背景技術在集成電路領域，通常集成電路的設計速度滯后于集成電路制造工藝的發(fā)展速 度。尤其是集成電路的制造工藝進入納米級以后，集成電路的設計速度已遠遠落后于集成 電路制造工藝的發(fā)展速度。因此，對于集成電路設計領域來說，提高設計速度是當前最為迫 切的問題之一。如圖1所示，現(xiàn)有技術中，集成電路的設計通常包括兩部分第一部分是從 基于C語言或MATLAB語言的算法描述到RTL級...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。