技術(shù)編號：6341080
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路設(shè)計領(lǐng)域，尤其是一種集成電路下層硬件映射方法、時空圖 生成方法及裝置。背景技術(shù)在集成電路領(lǐng)域，通常集成電路的設(shè)計速度滯后于集成電路制造工藝的發(fā)展速 度。尤其是集成電路的制造工藝進(jìn)入納米級以后，集成電路的設(shè)計速度已遠(yuǎn)遠(yuǎn)落后于集成 電路制造工藝的發(fā)展速度。因此，對于集成電路設(shè)計領(lǐng)域來說，提高設(shè)計速度是當(dāng)前最為迫 切的問題之一。如圖1所示，現(xiàn)有技術(shù)中，集成電路的設(shè)計通常包括兩部分第一部分是從 基于C語言或MATLAB語言的算法描述到RTL級的描...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。