技術(shù)編號(hào)：6338121
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本 發(fā)明涉及通信，尤其涉及一種基于FPGA實(shí)現(xiàn)多路突發(fā)數(shù)據(jù)業(yè)務(wù)緩存 的系統(tǒng)及方法。背景技術(shù)在通信中，經(jīng)常需要對(duì)多路具有突發(fā)、變長(zhǎng)、非定時(shí)等特性的通信數(shù)據(jù)業(yè) 務(wù)進(jìn)行緩存處理，以便后級(jí)模塊固定速率的處理；特別對(duì)于不同速率的協(xié)議轉(zhuǎn)換，更需要對(duì) 多路突發(fā)數(shù)據(jù)業(yè)務(wù)進(jìn)行緩存處理；在現(xiàn)有的技術(shù)中，對(duì)多路突發(fā)數(shù)據(jù)業(yè)務(wù)的緩存，有多種緩 存方法，其實(shí)現(xiàn)方法分別為。(1)采用專用的ASIC芯片以堆疊的方式來實(shí)現(xiàn)；但專用的ASIC芯片提供的 通道數(shù)有限，每片ASIC芯片需要獨(dú)立外...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。