技術編號：6243957
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。一種，其創(chuàng)新在于將運算放大器的輸入端與一背景減去電容（4）的一端連接，背景減去電容的另一端與一信號發(fā)生器相連；所述信號發(fā)生器能周期性地輸出臺階電壓信號，單個臺階電壓信號的持續(xù)時間記為減去過程，相鄰兩個臺階電壓信號之間的時間間隔記為非減去過程；所述減去過程與積分過程對應，所述非減去過程與非積分過程對應；非減去過程中，信號發(fā)生器輸出信號的幅值與前一個臺階電壓信號的最終值相同；本發(fā)明的有益技術效果是可以明顯降低背景電流對CMOS焦平面讀出電路的影響，增大讀出電路...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。