技術(shù)編號：6216390
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明公開了一種具有記憶功能背景抑制結(jié)構(gòu)的讀出集成電路，該電路通過采用具有記憶功能的背景抑制電路模塊，首先將2×2排列的四個像元背景電流的平均電流進(jìn)行復(fù)制記憶，然后將這個電流作為四個像元的背景電流從光電流中減去，最后通過使用高增益共享式負(fù)反饋運(yùn)放的SBDI前置輸入級電路模塊積分得到一個電壓信號，并通過采樣保持電路模塊將該信號采樣到采樣電容上，最后通過單位增益輸出級模塊將模擬信號輸出。該電路實(shí)現(xiàn)了對不同像元背景電流的記憶，并在信號處理之前減去了背景電流，有效...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。