技術(shù)編號：6134636
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種用于使大規(guī)模集成電路的測試容易化的掃描測試電路。背景技術(shù) 一般來說，大規(guī)模集成電路(以下稱為LSI)在出廠上市時利用LSI測試器來進(jìn)行是否優(yōu)良的判定測試。這個時候所使用的測試模型，需要在構(gòu)成LSI的多個邏輯電路中找出盡可能多的故障部位。但是，隨著LSI的大規(guī)?；绻麑θ康倪壿嬰娐愤M(jìn)行測試，就會增加測試向量的數(shù)量以及測試時間。因此，為了解決這個問題，執(zhí)行所謂的易測性設(shè)計(Design For testability)。易測性設(shè)計是為了在LS...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。