技術(shù)編號：40449582
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于cmos圖像訓(xùn)練，尤其涉及一種cmos圖像數(shù)據(jù)的訓(xùn)練方法。背景技術(shù)、cmos探測器通常輸出串行模式的圖像數(shù)據(jù)，為了進(jìn)行串行圖像數(shù)據(jù)的位校正，尋找最佳采樣位置，通常會使用輸入/輸出延遲器(iodelay)。對于xilinx系列之前的fpga，iodelay的參考時(shí)鐘有多種，通常最低頻率為mhz；當(dāng)串行圖像數(shù)據(jù)的數(shù)據(jù)率高于mbps時(shí)，對串行圖像數(shù)據(jù)跳變沿的位置檢測，必然能檢測到兩個(gè)跳變沿位置；而當(dāng)串行圖像的數(shù)據(jù)率低于mbps時(shí)，則可能存在檢測不到串行圖像數(shù)據(jù)的跳變沿。...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。