技術(shù)編號：40448536
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本公開大體上涉及鎖相環(huán)(pll)系統(tǒng)，包含(但不限于)用于在pll設(shè)計中生成時鐘信號的系統(tǒng)及方法。背景技術(shù)、鎖相環(huán)(pll)可用于各種系統(tǒng)，例如(舉例來說)通信系統(tǒng)、數(shù)據(jù)處理及儀器以及測試設(shè)備。pll電路系統(tǒng)可與其它集成電路或裝置一起工作以提供或促進(例如)用于各種處理操作的定時同步。pll可取決于其用途在設(shè)計及功能上變動。技術(shù)實現(xiàn)思路、本公開涉及一種用于提供正交延遲高速時鐘生成的解決方案。當設(shè)計具有在約到ghz或更高下操作的壓控振蕩器(vco)的pll以提供約到gbps...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學習。