技術(shù)編號：40382692
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本公開的實施例涉及半導體，具體涉及一種半導體襯底的制備方法。背景技術(shù)、隨著微機電系統(tǒng)技術(shù)的發(fā)展，帶空腔結(jié)構(gòu)的半導體襯底在壓力傳感器、陀螺儀等器件上的應(yīng)用越來越廣泛。在頂層硅和下層襯底之間通常會形成一層氧化硅層，該在頂層硅和下層襯底之間形成氧化硅層的技術(shù)為soi（silicon-on-insulator）技術(shù)，通常采用soi技術(shù)形成帶空腔結(jié)構(gòu)的半導體襯底，該soi技術(shù)的原理是在硅晶體管之間加入絕緣體物質(zhì)，從而使兩者之間的寄生電容比原來的少一倍，其優(yōu)點是可以較易提升時脈，并減少電流漏電。在工藝上還...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。