技術(shù)編號：3416582
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。發(fā)明背景技術(shù) 領(lǐng)域一般地說，本發(fā)明涉及在形成于襯底上的亞微米孔上淀積導(dǎo)電材料的設(shè)備和方法。背景技術(shù) 可靠地制造亞微米及更小的結(jié)構(gòu)是下一代超大規(guī)模集成(VLSI)和特大規(guī)模集成(ULSI)半導(dǎo)體器件的關(guān)鍵技術(shù)之一。然而，由于電路邊緣技術(shù)(the fringes of circuit technology)緊迫，VLSI和ULSI技術(shù)中縮減的互連尺寸對處理能力提出了附加的要求。處于這項技術(shù)核心地位的多級互連需要精確地處理高縱橫比結(jié)構(gòu)，如通孔和其它互連?？煽康匦?..
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。