技術(shù)編號(hào)：3384499
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路的制備，更具體地涉及在襯底上沉積介電層的方法，以及由該介電層所形成的結(jié)構(gòu)。本發(fā)明還涉及在襯底上沉積阻擋層的方法，以及由該阻擋層所形成的結(jié)構(gòu)。背景技術(shù) 自從幾十年前半導(dǎo)體器件首次引入市場(chǎng)，這種器件的幾何尺寸已經(jīng)大幅減小了。自那時(shí)起，集成電路一般已經(jīng)遵循“兩年/一半大小”的規(guī)律(經(jīng)常被稱為Moore法則)，這意味著固定在芯片上的器件數(shù)量每?jī)赡昙颖?。?dāng)今的制造廠家通常生產(chǎn)0.35μm、甚至0.18μm特征大小的器件，很快將來的制造廠家將能生產(chǎn)幾...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。