技術編號：3352489
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及銅(Cu)膜的成膜方法，特別是涉及在半導體基板上 形成。背景技術與半導體裝置高速化和配線圖案細微化相呼應，導電性比鋁高， 耐電遷移性好的Cu，作為配線材料備受觀注。作為Cu膜的成膜方法，已知有利用含Cu原料氣體的熱分解反應 或使用含Cu原料氣體還原性的還原反應，在基板上形成Cu膜的CVD (化學氣相沉淀)法，利用這種CVD法形成的Cu膜顯示出優(yōu)良的覆 蓋度(coverage),并且相對于細長而深的圖案，顯示出優(yōu)異的埋入性， 因此適宜在形成微細的配...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。